服務(wù)內(nèi)容全部包含: verilogHDL服務(wù)：module設(shè)計(jì)，testbench編寫，波形仿真（VWF，或Modelsim實(shí)現(xiàn)），F(xiàn)PGA上板指導(dǎo) C/C++：算法設(shè)計(jì)與程序編寫 服務(wù)優(yōu)勢(shì): 學(xué)生兼職，報(bào)價(jià)低，本人微電子專業(yè)，專業(yè)對(duì)口，專業(yè)素養(yǎng)有保障。參加過(guò)EDA領(lǐng)域和FPGA相關(guān)領(lǐng)域的競(jìng)賽，有一定的項(xiàng)目經(jīng)驗(yàn)，能夠完成項(xiàng)目工作 服務(wù)前需客戶提供的信息: Verilog: 所需編寫的module的邏輯，是否有接口以及信號(hào)位寬需求。是否已有頂層模塊，如有，請(qǐng)給出top module. 使用的FPGA芯片型號(hào)以及管腳分配需求 C/C++:程序需求，如果有素材和其他要求，請(qǐng)?zhí)峁? 其他: 學(xué)生兼職，時(shí)間，只接小項(xiàng)目，如有需求，請(qǐng)私信