服務內容全部包含: verilogHDL服務：module設計，testbench編寫，波形仿真（VWF，或Modelsim實現），FPGA上板指導 C/C++：算法設計與程序編寫 服務優(yōu)勢: 學生兼職，報價低，本人微電子專業(yè)，專業(yè)對口，專業(yè)素養(yǎng)有保障。參加過EDA領域和FPGA相關領域的競賽，有一定的項目經驗，能夠完成項目工作 服務前需客戶提供的信息: Verilog: 所需編寫的module的邏輯，是否有接口以及信號位寬需求。是否已有頂層模塊，如有，請給出top module. 使用的FPGA芯片型號以及管腳分配需求 C/C++:程序需求，如果有素材和其他要求，請?zhí)峁? 其他: 學生兼職，時間，只接小項目，如有需求，請私信