FPGA通信SV報(bào)文延時(shí)累加功能設(shè)計(jì)
待服務(wù)商報(bào)價(jià)
FPGA
需求類(lèi)型
電力系統(tǒng)以太網(wǎng)交換機(jī)的sv報(bào)文延時(shí)累加功能需求。在電力系統(tǒng)過(guò)程層以太網(wǎng)交換機(jī)中,sv報(bào)文需要測(cè)量它的交換時(shí)延,并將該值放置在報(bào)文中。使用FPGA實(shí)現(xiàn),需要達(dá)到20口千兆線速處理速度。
以太網(wǎng)交換機(jī)從接收到 SV 數(shù)據(jù)幀的第一個(gè)比特開(kāi)始到按設(shè)定規(guī)則將該 SV 數(shù)據(jù)幀交換出交換機(jī)需要經(jīng)過(guò)一定的處理時(shí)間,該處理時(shí)間即為 SV 數(shù)據(jù)幀的交換延時(shí),交換機(jī)將該值在 SV 數(shù)據(jù)幀的特定位置進(jìn)行累加,可為該 SV 的訂閱設(shè)備提供 SV 數(shù)據(jù)幀在整個(gè)網(wǎng)絡(luò)中傳輸時(shí)延,從而可回溯到該 SV 數(shù)據(jù)幀發(fā)布的準(zhǔn)確時(shí)刻。
目前已知方案為:使用FPGA芯片放置在交換芯片與phy芯片之間,F(xiàn)PGA可以通過(guò)軟件進(jìn)行控制,處理SV報(bào)文時(shí)戳并計(jì)算或者旁路不計(jì)算。
全新開(kāi)發(fā)逆向開(kāi)發(fā)工控設(shè)備數(shù)字通信技術(shù)其他其他
進(jìn)行中 2023-10-25發(fā)布
招標(biāo)-按項(xiàng)目付費(fèi)