XLINX A7的PCIE接口設(shè)計

主要功能是:FPGA （10CL080YF484）采集 ADC（LTC2222）數(shù)據(jù)，然后將數(shù)據(jù)通過以太網(wǎng) (W5300)發(fā)送到上位機軟件，上位機軟件下發(fā)操作指令FPGA執(zhí)行。

短距離畫定一個小區(qū)域，檢測人體手指進(jìn)入這區(qū)域就發(fā)出信號

1.FPGA與高速ADC通信，數(shù)據(jù)存儲并上傳 2.完成原理圖、PCB設(shè)計及程序開發(fā)

需要FPGA視頻處理設(shè)備（或者視頻處理板卡，形式不限）。 我方計算機顯卡通過HDMI線輸出2路畫面，分辨率都是2K60Hz，輸入到視頻處理設(shè)備，視頻處理設(shè)備截取指定的4個不同分辨率的區(qū)域，采用GTX光纖視頻格式，輸出視頻數(shù)據(jù)格式為指定形式，1個像素32位，每幀圖像最后一行像素為參數(shù)行（協(xié)議格式由我方給出），通過光纖輸出4路，光纖波長850nm，6.25Gbps；

需要FPGA視頻處理設(shè)備（或者視頻處理板卡，形式不限）。 我方計算機顯卡通過HDMI線輸出2路畫面，分辨率都是2K60Hz，輸入到視頻處理設(shè)備，視頻處理設(shè)備截取指定的4個不同分辨率的區(qū)域，采用GTX光纖視頻格式，輸出視頻數(shù)據(jù)格式為指定形式，1個像素32位，每幀圖像最后一行像素為參數(shù)行（協(xié)議格式由我方給出），通過光纖輸出4路，光纖波長850nm，6.25Gbps；

開發(fā)一塊電路板，采用FPGA芯片，發(fā)出驅(qū)動電流，采集傳感器信號并做信號處理（信號處理算法及代碼已有），通過串口和上位機通信，存儲數(shù)據(jù)等；

1、提供相應(yīng)設(shè)備“FPGA智能板”。 2、提供與電腦端傳輸?shù)臉?biāo)準(zhǔn)接口，支持對接到第三方系統(tǒng)。 3、支持語音錄入，并將音頻通過接口傳輸?shù)诫娔X端的第三方系統(tǒng)，支持主流音頻格式。。 4、接收電腦端傳過來的文字，執(zhí)行語音播報。 5、支持配置“喚醒詞”語音喚醒“FPGA智能板”設(shè)備，喚醒后在一定時間內(nèi)采集語音。

? 參考效果：使用非制冷紅外焦平面探測器實現(xiàn)對溫度范圍在-20-+150°實現(xiàn)測溫功能，視頻輸出RJ45，等效溫差<50mk

產(chǎn)生4路可調(diào)節(jié)pwm，ethercat和串口和usb高速通訊接口，增量式和絕對值編碼器高速采集

我需要FPGA

蔬果供應(yīng)鏈公司，準(zhǔn)備做自己的品牌

已有硬件電路，需要寫代碼。

需要會VHDL語言，做信號處理和信息處理

項目名稱：Matlab模塊轉(zhuǎn)譯與FPGA實現(xiàn) 項目背景： 我們有幾個已開發(fā)完成的Matlab通信程序模塊，現(xiàn)需將其轉(zhuǎn)譯成HLS工程，并在Xilinx Zynq FPGA上進(jìn)行實現(xiàn)與優(yōu)化。 項目目標(biāo)： 將提供的Matlab模塊準(zhǔn)確轉(zhuǎn)譯成HLS工程。 在Xilinx Zynq FPGA上實現(xiàn)并優(yōu)化轉(zhuǎn)譯后的程序，確保性能與穩(wěn)定性。 提交完整的項目文檔，包括轉(zhuǎn)譯報告、調(diào)試記錄及最終FPGA實現(xiàn)方案。 交付物： 轉(zhuǎn)譯后的HLS工程文件。 完整的項目文檔（包括但不限于轉(zhuǎn)譯報告、調(diào)試記錄、實現(xiàn)方案等）。 時間要求： 項目預(yù)計周期為3周，具體起止時間待雙方協(xié)商確定。 報酬與支付方式： 項目總報酬、具體支付方式與時間表待雙方協(xié)商確定。 人員要求： 精通FPGA開發(fā)，特別是Xilinx Zynq系列產(chǎn)品的HLS開發(fā)。 具備良好的Matlab編程基礎(chǔ)，能夠深入理解并轉(zhuǎn)化Matlab模塊。 具備較強的溝通能力和團(tuán)隊協(xié)作精神，能夠按時、高質(zhì)量地完成項目。

點各種mipi屏幕，8lane command video模式

arm與主控器(10m25sae后期可能需要更換）通過SPI 發(fā)送或者接收控制指令，主控器接收指令后，通過IIC 接口對PLL 頻率合成器進(jìn)行配置，實現(xiàn)特定頻率特定初相位的主控振蕩信號及本地振蕩信號的輸出，控制輸出的信號為正弦波信號，一路主振信號作為電壓調(diào)制信號，通過內(nèi)調(diào)制的方式加載到電壓載波上，即控制電壓的輸出調(diào)制電壓隨調(diào)制信號的變化而周期性變化。同時主控器對電壓發(fā)射電路發(fā)送指令，控制流過電壓驅(qū)動管的直流偏置大于其閾值電流，保證發(fā)出的電壓隨調(diào)制信號的變化而變化。另一路主振信號負(fù)責(zé)與一路本振信號通過混頻器件實現(xiàn)下變頻，輸出的低頻信號作為參考信號，其相位值作為基準(zhǔn)相位值。然后主控器通過控制升壓控制器實現(xiàn)APD 的偏置電壓的產(chǎn)生，進(jìn)入接收等待狀態(tài)，同時觸發(fā)采樣的指令。當(dāng)APD 接收到回波信號時，通過電外差法混頻濾波得到測距信號。APD 接收電路將濾波放大后的差頻信號發(fā)送至主控器，主控器完成對參考信號與采集信號的采樣，并對采樣后的信號進(jìn)行全相位FFT 變換，得到兩路信號的相位偏移值，進(jìn)而通過算法求得電壓差。并將得到的采集值和電機位置脈沖通過spi發(fā)送至arm端

https://github.com/Silverr12/DMA-CFW-Guide/blob/main/README.md 按照這篇開源完成需求

本項目旨在利用 Zynq-7000 系列的 SoC（或其他能滿足需求的 SoC）實現(xiàn)從 PS 端通過千兆 以太網(wǎng)接口獲取 PC 端的二進(jìn)制數(shù)據(jù)，并將其存儲到 DDR 內(nèi)存中。隨后，PL 端將根據(jù)實時編碼器信號從 DDR 中讀取數(shù)據(jù)，并通過 LVDS（低壓差分信號）接口輸出。該系統(tǒng)需要處理 大量數(shù)據(jù)，并確保數(shù)據(jù)的連續(xù)性和實時性，以滿足高頻率編碼器信號（100kHz）的要求。?

· 其他要求：需要dma獨立網(wǎng)卡固件 穩(wěn)定過無畏契約游戲檢測 開源固件別來 測試時間7天，［1:1 配置空間仿真］［Aux power 支持］ ［tlp仿真 IO仿真 BAR 仿真［掩碼仿真 4k 仿真 響應(yīng)仿真 中斷仿真］真實設(shè)備行為 要求質(zhì)保穩(wěn)定2個月

我是0基礎(chǔ)，能不能教我最簡單的怎么做

東菱伺服電機驅(qū)動器參數(shù)遠(yuǎn)程指導(dǎo)調(diào)試

將NI開發(fā)板的系統(tǒng)移植到正點原子開發(fā)版，實現(xiàn)正常啟動，工作。