1、根據(jù)已有類(lèi)似項(xiàng)目的HDL代碼做新項(xiàng)目需求分析； 2、梳理接口定義； 3、指定IP和MIPI的調(diào)試，完成仿真測(cè)試； 4、將已實(shí)現(xiàn)的verilog代碼和C代碼做功能區(qū)分； 5、撰寫(xiě)項(xiàng)目需求規(guī)格書(shū)。 本項(xiàng)目需要駐場(chǎng)（北京），具體持續(xù)時(shí)間以現(xiàn)場(chǎng)評(píng)估為準(zhǔn)。

1.完成生物測(cè)量?jī)x（主要是眼軸長(zhǎng)）的光路和電路設(shè)計(jì) 2.完成相關(guān)文檔編寫(xiě)

微波頻率2-5GHZ，需要fm調(diào)制，四通道定制

Fpga控制代碼開(kāi)發(fā)，驅(qū)動(dòng)電機(jī)，閥

FPGA邏輯編程。FPGA邏輯編程

FPGA軟件需要開(kāi)發(fā) 主要功能： 1、實(shí)現(xiàn)無(wú)損壓縮 2、實(shí)現(xiàn)解壓算法 3、支持RSTP協(xié)議發(fā)送數(shù)據(jù) 4、可移植到塞靈思平臺(tái) 5、實(shí)現(xiàn)四路數(shù)字視頻圖像輸出 備注：無(wú)經(jīng)驗(yàn)勿擾 預(yù)算：2萬(wàn)左右，可提供硬件平臺(tái)，時(shí)間：一個(gè)月左右

根據(jù)項(xiàng)目需求，在黑金AX7010開(kāi)發(fā)板上進(jìn)行FPGA開(kāi)發(fā)，驅(qū)動(dòng)外部器件。

通過(guò)FPGA編程，完成FPGA通過(guò)RS232實(shí)現(xiàn)與PLC以modbus協(xié)議通信 RS232及具體通信協(xié)議已完成，需在此基礎(chǔ)上完成modbus模塊封裝，采用Verilog實(shí)現(xiàn) 需要了解modbus協(xié)議 了解FPGA編程

藍(lán)牙、無(wú)線、ZIGBEE的無(wú)線設(shè)備的收發(fā)測(cè)試 主要工作是設(shè)計(jì)測(cè)試模塊代碼的開(kāi)發(fā)與調(diào)試。 熟悉xilinx XC7Z系列 熟悉射頻測(cè)試方案 熟悉FPGA軟件開(kāi)發(fā) 希望資深的工程師和團(tuán)隊(duì)接單

① 基于FPGA，通過(guò)設(shè)計(jì)的SDIO控制器模塊可實(shí)現(xiàn)對(duì)SDXC類(lèi)型TD卡扇區(qū)的單塊讀/寫(xiě)以及多塊讀/寫(xiě)功能； ② 讀/寫(xiě)地址可通過(guò)SDIO控制器模塊的讀/寫(xiě)接口進(jìn)行修改； ③ 使用SDIO控制器模塊進(jìn)行大量數(shù)據(jù)讀/寫(xiě)時(shí)，讀/寫(xiě)過(guò)程連續(xù)、穩(wěn)定； ④ 讀寫(xiě)平均速度要求30MByte/s以上；

要求，能**40M晶振的上升沿，根據(jù)條件輸出20納秒的方波

開(kāi)發(fā)**： 編寫(xiě)FPGA程序，實(shí)現(xiàn)16通道 24位ADC的同步采集，千兆網(wǎng)口輸出。 電路由我方提供，電路選型方案可以開(kāi)發(fā)者推薦。 可以是企業(yè)也可以是個(gè)人 做過(guò)類(lèi)似功能的優(yōu)先 在成都者優(yōu)先

FPGA軟件工程師工作內(nèi)容和要求： 1，按照設(shè)計(jì)好的電路原理圖整理基本的程序，主芯片為4064v 2，大家程序框架 3，做串口驅(qū)動(dòng)程序422 4，做spi驅(qū)動(dòng)程序。 5，做基礎(chǔ)的io輸入和輸出開(kāi)關(guān)程序 6，做計(jì)時(shí)程序 7，做模擬仿真，并書(shū)寫(xiě)文檔 8，做下載驗(yàn)證，公司提供硬件和配套工具我需要FPGA軟件工程師 9.不會(huì)的部分可以邊學(xué)邊做

FPGA硬件 PCB設(shè)計(jì)， FPGA型號(hào)為xilinx xcku11p, PCIE接口。 FPGA 同時(shí)與其他Soc芯片通過(guò)SPI/QSPI進(jìn)行互聯(lián).

應(yīng)用場(chǎng)景無(wú)畏契約，csgo，絕地求生。FPGA DMA 固件仿真聲卡編寫(xiě)固件開(kāi)發(fā) ，能被官方驅(qū)動(dòng)識(shí)別

FPGA PXIE接口通信開(kāi)發(fā) 開(kāi)發(fā)費(fèi)用10000元

尋找FPGA人員，人員最好在廈門(mén)

通過(guò)MCU和FPGA實(shí)現(xiàn)對(duì)AD9361配置和業(yè)務(wù)。 1.確認(rèn)2片AD9361片間RF同步校準(zhǔn)電路實(shí)現(xiàn)方法； 2.用C語(yǔ)言實(shí)現(xiàn)MCU對(duì)AD9361寄存器相關(guān)配置等功能； 3.用verilog實(shí)現(xiàn)AD9361校準(zhǔn)、RSSI和相關(guān)業(yè)務(wù)的實(shí)現(xiàn)；

1、基于FPGA+ARM核平臺(tái)開(kāi)發(fā)，推薦西安智多晶FPGA產(chǎn)品（該產(chǎn)品屬于ARM核嵌入FPGA），具體型號(hào)采用小梅哥帶Cortex-M33的智多晶國(guó)產(chǎn)FPGA核心板； 2、要求對(duì)模擬量進(jìn)行采集，ADC的分辨率為16位，采集頻率為10MHz，LVDS接口，具體型號(hào)采用智毅的ZYL2263-16，該ADC為雙通道采樣； 3、要求3通道實(shí)時(shí)同步采集，60ms數(shù)據(jù)循環(huán)緩存； 4、要求采集羅氏線圈輸出信號(hào)，需要濾除工頻信號(hào)，確保輸出信號(hào)的同步性； 5、要求具有單通道網(wǎng)絡(luò)通信； 6、要求能夠通過(guò)電氣性能及安全與電磁兼容檢驗(yàn)。 有意向者可聯(lián)系西安成林電力科技有限公司的司經(jīng)理，聯(lián)系方式請(qǐng)查看附件。

· 核心功能：修改描述符(descriptor)?FW修改設(shè)備信息 · 其他要求：測(cè)試 長(zhǎng)時(shí)間溝通 不建議企業(yè) 歡迎個(gè)人

國(guó)產(chǎn)FPGA電路設(shè)計(jì)

16路20MHz信號(hào)ADC高速采樣, FPGA簡(jiǎn)單數(shù)據(jù)處理, 經(jīng)過(guò)兩路DAC輸出

用FPGA實(shí)現(xiàn)HUB功能