FPGA開(kāi)發(fā)需求:
1. 實(shí)現(xiàn)兩個(gè)通道ADC:
??(1) 高速通道100MHz采樣率,8-12bit的ADC,用于采集交流電高頻異常信號(hào)。
??(2) 低速通道1MHz的采用率,16bit的ADC,用于計(jì)算電流。
??(3) 每個(gè)ADC數(shù)據(jù)點(diǎn)包含(ADC值,時(shí)間戳)
2. 實(shí)現(xiàn)一個(gè)高速接口,例如PCle接口。將ADC采集的數(shù)據(jù)傳輸給ARM芯片的嵌入式軟件。
3. 高速通道的數(shù)據(jù)傳輸分2部分功能,可以通過(guò)控制邏輯切換:
(1)控制邏輯為低電平時(shí):傳輸采集的實(shí)時(shí)數(shù)據(jù);將高速通道采集的實(shí)時(shí)數(shù)據(jù)(ADC值,時(shí)間戳),通過(guò)高速接口傳輸給ARM。
(2)控制邏輯為高電平時(shí):傳輸異常信號(hào)數(shù)據(jù);??高速通道ADC對(duì)信號(hào)實(shí)時(shí)采集,通過(guò)FPGA內(nèi)部算法分析進(jìn)行過(guò)濾后,保留高頻的異常信號(hào)。
?????將異常信號(hào)通過(guò)高速接口傳輸給ARM。若沒(méi)有發(fā)現(xiàn)異常信號(hào),則不傳送高速通道數(shù)據(jù)。
4. 考慮FPGA低功耗問(wèn)題
進(jìn)行中 2025-02-20發(fā)布
招標(biāo)-按項(xiàng)目付費(fèi)