1、采用SoC?FPGA核心板（3EG），接口：千兆網(wǎng)口、串口以及一路差分對(duì)數(shù)據(jù)接口。 2、裁剪現(xiàn)有系統(tǒng)，滿足網(wǎng)口、串口通信以及LVDS接口；

我需要FPGA

我需要FPGA來(lái)開(kāi)發(fā)一個(gè)程序來(lái)控制300個(gè)24v電磁閥的開(kāi)和關(guān)，并發(fā)達(dá)到300，時(shí)間誤差在100us

我需要FPGA

1、采用XC3S50AN做三路IIS切換 2、需要依時(shí)鐘選擇二個(gè)不同的晶振同步,使用格雷碼實(shí)現(xiàn)跨時(shí)鐘域指針同步,每個(gè)輸入通道獨(dú)立FIFO，防止數(shù)據(jù)混亂,32位寬度存儲(chǔ)WS和SD信號(hào) 3、需要和單片機(jī)采用串口通訊的方式，單片機(jī)發(fā)指令切換輸入 4、去抖動(dòng)邏輯：10ms去抖動(dòng)時(shí)間（可調(diào)），同步輸入防止亞穩(wěn)態(tài)，獨(dú)立處理每個(gè)選擇位 5、狀態(tài)機(jī)管理：狀態(tài)切換過(guò)程確保無(wú)咔嗒聲，在WS邊沿切換保證數(shù)據(jù)對(duì)齊，靜音控制防止切換噪聲

pcie固件 能過(guò)vdt 偽裝 熟悉ace檢測(cè)機(jī)制 能更新

我需要FPGA

讓PS端提供時(shí)鐘到PL端,并能給到ebug hub?.1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vivado Hardware Manager reflects the user scan chain setting in the design and refresh the device. To determine the user scan chain setting in the design, open the implemented design and use 'get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub]'

我需要FPGA

我需要FPGA

我需要用FPGA驅(qū)動(dòng)CCD探測(cè)器，通過(guò)網(wǎng)絡(luò)UTP協(xié)議上傳采集到的數(shù)據(jù)。

· 核心功能：dma dma

FPGA DMA固件制作，需個(gè)人固件，不要爛大街固

當(dāng)前需要完善一下公司設(shè)備開(kāi)發(fā)，做一個(gè)網(wǎng)站，上面可以直接聯(lián)系

開(kāi)發(fā)個(gè)板子需要跟win上的軟件對(duì)接，要求并發(fā)300以上。win發(fā)送指令給fpga。要求fpga給 指定的點(diǎn)位上電和上電時(shí)長(zhǎng)

· 應(yīng)用領(lǐng)域：開(kāi)DMA的，能做單人的，有實(shí)力的來(lái)，二把刷子的就別來(lái)浪費(fèi)大家時(shí)間了。可以長(zhǎng)期合作 · 核心功能：有實(shí)力的

在FPGA上完成AD采集的信號(hào)進(jìn)行時(shí)域和頻域的計(jì)算，波形信號(hào)進(jìn)行處理等功能。板子現(xiàn)成的，只需要寫(xiě)程序。

基于Artix7 200 FPGA設(shè)計(jì) 與HOST通信的串行數(shù)據(jù)總線(已有參考設(shè)計(jì)，僅需移植) AD5560控制接口(已有參考設(shè)計(jì)，僅需移植) AD5522控制接口(已有參考設(shè)計(jì)，僅需移植) relay 控制 ( 移位寄存器) 其他AD類(lèi)控制接口（SPI為主) DDR3 控制器與內(nèi)部總線接口 工作方式： 代碼編寫(xiě)遠(yuǎn)程 VNC方式 硬件調(diào)試可在服務(wù)商處進(jìn)行

對(duì)現(xiàn)有圖像出現(xiàn)的雪花噪點(diǎn)進(jìn)行濾波算法處理，提供現(xiàn)有FPGA模塊。

? 應(yīng)用場(chǎng)景：75t-100tdma板子燒錄

定制的FPGA設(shè)備，沒(méi)有源程序，沒(méi)有電路圖，需要給設(shè)備的網(wǎng)卡配置網(wǎng)關(guān)

應(yīng)用于儀器儀表的檢測(cè)系統(tǒng)，coms CCD開(kāi)發(fā)，CCD檢測(cè)到信號(hào)發(fā)送給下位機(jī)，下位機(jī)初步處理上傳到上位機(jī)（RK3568），經(jīng)上位機(jī)的深度算法計(jì)算給出具體數(shù)值，需求：開(kāi)發(fā)一款以coms CCD為檢測(cè)器，下位機(jī)進(jìn)行初步處理，并有控溫系統(tǒng)（有原帕爾貼控溫系統(tǒng)做參考）、24位溫度采集（精度0.01℃，有參考），含嵌入式軟件，含深度算法（以5000像素點(diǎn)做參考精度在0.5以內(nèi)）

1.嵌入式信號(hào)采集系統(tǒng)，F(xiàn)reeRTOS環(huán)境，涉及PL/PS數(shù)據(jù)交互。 2.背板架構(gòu)，含1個(gè)主控板，12個(gè)子板。各板均由一個(gè)FPGA控制，型號(hào)為xilinx zynq 7z020 3.主要涉及網(wǎng)口lwip數(shù)據(jù)交互 4.現(xiàn)有硬件環(huán)境已基本跑通，還有細(xì)節(jié)的東西需要完善，細(xì)節(jié)詳聊。 5.需要精通zynq系列編程環(huán)境，了解PS/PL數(shù)據(jù)交互 6.任務(wù)側(cè)重點(diǎn)在PS部分。如果合作愉快，在階段二可合作PL部分。 7.需要上海本地，需要有時(shí)間駐點(diǎn)辦公（可周末）。