1.嵌入式信號采集系統(tǒng)，F(xiàn)reeRTOS環(huán)境，涉及PL/PS數(shù)據(jù)交互。 2.背板架構(gòu)，含1個主控板，12個子板。各板均由一個FPGA控制，型號為xilinx zynq 7z020 3.主要涉及網(wǎng)口lwip數(shù)據(jù)交互 4.現(xiàn)有硬件環(huán)境已基本跑通，還有細(xì)節(jié)的東西需要完善，細(xì)節(jié)詳聊。 5.需要精通zynq系列編程環(huán)境，了解PS/PL數(shù)據(jù)交互 6.任務(wù)側(cè)重點在PS部分。如果合作愉快，在階段二可合作PL部分。 7.需要上海本地，需要有時間駐點辦公（可周末）。

支持32路12G-SDI輸入，32路12G-SDI輸出；支持無縫切換；支持ref輸入；

應(yīng)用在日常生活當(dāng)中，需要照鏡子的時候，顯示時間，日期，并且顯示心率 血壓 血氧 血糖的數(shù)據(jù)在鏡子上面。 目前市面上有智能手表可以做到，現(xiàn)在需要的是集成到鏡子中去，而不是在手表上。

12G-SDI轉(zhuǎn)HDMI2.0轉(zhuǎn)換器，HDMI2.0轉(zhuǎn)12G-SDI；轉(zhuǎn)換 支持雙向轉(zhuǎn)換；支持音頻加嵌、解嵌‘；

找江浙滬長期合作的PCB設(shè)計、制板、FPGA嵌入式程序開發(fā)等完整產(chǎn)品開發(fā)工程師。了解過PCL芯片驅(qū)動電機(jī)優(yōu)先。

· 核心功能：幫助學(xué)習(xí)如何完成以太網(wǎng)MAC控制器IP測試

· 應(yīng)用領(lǐng)域：通信 · 核心功能：FPGA板塊升級 · 其他要求：FPGA XDMA tandem升級，NVIDIA JETSON 平臺

需要生成一個bin文件的固件 用來將fpga開發(fā)板標(biāo)識為usb一類的硬件需要自帶采集設(shè)備

我需要FPGA

使用FPGA開發(fā)噴墨打印機(jī)驅(qū)動

dma板子模擬成其他真實的硬件

我需要FPGA

dma固件采集燒錄，單人固，有經(jīng)驗的手子來，價格私聊

過ace 學(xué)習(xí)交流，測試反作弊

需要自己焊了一個板子給我做固件的 需提供電路設(shè)計圖 可以找人焊 但是必須提供電路設(shè)計圖證明是自己做的 只用焊上面的零件 PCB可以用現(xiàn)成的 需要會自己寫?yīng)毩⒐碳y試能過三角洲的 開源固件別來 一眼看得出 來報價

能制作類似于heino的dma

Python預(yù)測算法工程 工作內(nèi)容 1.參與業(yè)務(wù)需求梳理、業(yè)務(wù)系統(tǒng)設(shè)計、數(shù)據(jù)資源梳理等工作，能提供具體問題的解決方案; 2.基于業(yè)務(wù)需求，負(fù)責(zé)算法規(guī)劃、算法設(shè)計，跟蹤并解決算法落地研發(fā)過程中的問題， 3.設(shè)計和實現(xiàn)時序預(yù)測模型，并進(jìn)行算法調(diào)優(yōu)及工程化相關(guān)的工作; 4.負(fù)責(zé)數(shù)據(jù)多輸入多輸出場景的時序建模、模型調(diào)

面向FPGA的Farrow結(jié)構(gòu)分?jǐn)?shù)時延濾波器設(shè)計

· 應(yīng)用領(lǐng)域：通信、電信類：目標(biāo)是設(shè)計和模擬處理器內(nèi)核。該處理器將由基本模塊（寄存器、多路復(fù)用器、內(nèi)存組、Unita 算術(shù)和邏輯等）設(shè)計而成，這些模塊將被組合起來以創(chuàng)建系統(tǒng)的不同模塊（處理單元、指令管理單元、控制單元）。然后，將通過模擬簡單測試程序的執(zhí)行來驗證處理器模型。應(yīng)用vhdl語言寫，并且用modelsim進(jìn)行模型（需要寫est bench文件），最后用quartus軟件與板子結(jié)合。注：項目題目見附件（第一個文件為總題目，第二個是第一部分）

我需要FPGA

我需要嵌入型開發(fā)人員，幫助我寫一個fpga閉源固件（游戲dma）

開發(fā)板手寫一個仿真固件 比如聲卡顯卡這類的仿真固件

需要運(yùn)用游戲方面